PATENT ABSTRACTS OF JAPAN

(11)Publication number :

09-146761

(43)Date of publication of application: 06.06.1997

(51)Int.Cl

G06F 7/58

(21)Application number: 07-308594

(71)Applicant : OKI ELECTRIC IND CO LTD

KOKUSAI GIJUTSU KAIHATSU KK

(22)Date of filing:

28.11.1995


(72)Inventor: TAKEMOTO MITSUO

(54) RANDOM NUMBER GENERATION CIRCUIT

(57)Abstract:

PROBLEM TO BE SOLVED: To attain low power consumption and to obtain highly reliable random number data by supplying power only at the time of using the random number generation circuit.

SOLUTION: When a powder supply is turned on, an oscillation output signal S10 is outputted from an oscillation circuit(OSC) 10. The output signal S10 is integrated to a triangular wave shape by a CR integration circuit consisting of a resistor 21 and a capacitor 22 in an initial twofrequency dividing circuit 20-1, the integration signal S22 is divided into two frequency components by a D-FF 23. output data S23 are outputted from the D-FF 23 and successively sent to succeeding two-frequency division circuits 20-2 to 20-n. Thereby jitter due to ambient noise is successively amplified an a clock signal S20 having jitter width larger than the half period of the output signal S10 is outputted from the final two-frequency division circuit 20-n. A D-FF 30 samples the output signal S10 based upon the clock signal S20 and outputs random number data DA consisting of '0' and '1'.



(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(II)特許出願公開番号 特開平9-146761

(43)公開日 平成9年(1997)6月6日

(51) Int.Cl. ⁶	微別記号	庁内整理番号	FI	技術表示箇所
G06F 7/58			G06F 7/58	A


審査請求 未請求 請求項の数5 OL (全7 頁)

(21)出顯番号	特願平7-308594	(71)出顧人	000000295
			沖電気工業株式会社
(22)出願日	平成7年(1995)11月28日		東京都港区虎ノ門1丁目7番12号
		(71)出顧人	000170554
			国際技術開発株式会社
			東京都杉並区天沼2丁目3番9号
		(72)発明者	
		(14/36911)	東京都港区虎ノ門1丁目7番12号 沖電気
			工業株式会社内
		(74)代理人	介理士 柿本 恭成
		1	

(54) 【発明の名称】 乱数発生回路

(57)【要約】

【課題】 使用時のみ電源を投入して低消費電力化を図 り、信頼性の高い乱数データを得る。



1

【特許請求の範囲】

【請求項1】 電源の投入によって一定の周波数で発振 する発振手段と、

前記発振手段の出力信号に基づき、該出力信号の半周期 よりも大きなジッタ幅を有するクロック信号を生成して 出力するクロック生成手段と、

前記クロック生成手段の出力信号中のジッタによって前 記発振手段の出力信号をサンプリングし、論理信号から なる乱数データを出力するサンプリング手段とを. 備えたことを特徴とする乱数発生回路。

【請求項2】 電源の投入によって一定の周波数で発振 する第1の発振手段と、

前記電源の投入により、前記第1の発振手段に対して非 整数倍の周波数で発振する第2の発振手段と、 前記第2の発振手段の出力信号に基づき、前記第1の発 振手段の出力信号の半周期よりも大きなジッタ幅を有す るクロック信号を生成して出力するクロック生成手段

前記クロック生成手段の出力信号中のジッタによって前 記第1の発振手段の出力信号をサンプリングし、論理信 号からなる乱数データを出力するサンプリング手段と を、

備えたことを特徴とする乱数発生回路。

【請求項3】 請求項1又は2記載の利数発生同路と、 前記サンプリング手段の出力データをスクランブルして 該スクランブルされた乱数データを出力するスクランプ ル回路とを、

備えたことを特徴とする乱数発生回路。

【請求項4】 請求項1、2又は3記載の乱数発生同路 において.

前記クロック生成手段は、複数段の分周回路で構成し、 前記各段の分周回路は、請求項1の発振手段の出力信号 又は請求項2の第2の発振手段の出力信号を結分する紙 抗及びコンデンサからなる積分回路と、前記積分回路の 出力信号をクロック入力として該出力信号を分周する分 周カウンタとで、構成したことを特徴とする乱数発生回

【請求項5】 請求項1、2又は3記載の乱数発生回路 において.

前記サンプリング手段は、前記クロック生成手段の出力 信号をクロック入力として、請求項1の発振手段の出力 信号又は請求項2の第1の発振手段の出力信号を取込ん で前記乱数データを出力するフリップフロップ回路で構 成したことを特徴とする乱数発生回路。

【発明の詳細な説明】

[0.001]

【発明の属する技術分野】本発明は、例えば、マイクロ コンピュータを搭載した電池駆動の携帯用電子機器と、 マイクロコンピュータを搭載した装置との間で、データ 伝送を行う場合、これらの携帯用電子機器及び装置にそ

れぞれ設けられ、秘密保持の見地から伝送すべきデータ を暗号化するため等に用いられる乱数発生同路に関する ものである。

[0002]

【従来の技術】図2は従来の乱数発生回路の概略の構成 図、及び図3はその図2の暗号化処理を示す図である。 図2の乱数発生回路は、一定の周波数で発振する発振回 路(以下、「OSC」という) 1と、該OSC1の出力 信号を分周して出力データ (即ち、乱数データ) DAを 出力する時計等の自走カウンタッとで、様成されてい る。自走カウンタ2の出力データDAは、図示しない中 央処理装置(以下、「CPU」という)で読取られ、該 CPUで演算処理が行われて送信すべきデータが暗号化 され、外部へ送信されるようになっている。図3では、 自走カウンタ2の出力データDAをCPUが任意の時点 で読込むことが示されている。図2の乱数発生回路を搭 載した装置に電源が供給されると、該電源が供給された 任意の時点から自走カウンタ2がカウント動作を開始 し、さらに、この装置が使用される任意の時点から、C PUによる一定のプログラム処理後に、該CPUが自走 カウンタ2の出力データDA(例えば、Day)を読込 むことで乱数データを得ている。CPUは、読込んだ乱 数データに演算処理を施して送信すべきデータを暗器化

し、図示しない送信部から外部へ送出させる。 [0003]

【発明が解決しようとする課題】しかしながら、従来の 乱数発生回路では、次のような問題があり、これを解決 することが困難であった。

- (a) 図2の乱数発生回路では、ランダムな出力デー タDA、即ち乱数データを得るために、OSC1及び自 走カウンタ2に対して常時電源電力を供給して動作させ ておかなければならない。そのため、図2の乱物発生回 路を搭載した装置が倒えば電池駆動の場合、この電池の 寿命が短くなる、つまり消費電力が大きいという問題が ある。
- (b) 前記 (a) の消費電力を小さくするために、例 えば、装置の使用時のみ電源電力を供給するという方法 も考えられる。この方法の場合、CPUが出力データD Aを読込むタイミングが、電源を投入したときから該C PUが読込みの準備のために一定のプログラム処理をす るので、ある規則性がある。また、自走カウンタ2の出 カデータDAの値も、電源の投入から一定時間後はある 規則性を持つ。そのため、CPUが読込む出力データD Aの値は、一定の規則性を持ってしまい、充分な乱数に ならなくなってしまう。

本発明は、前記従来技術が持っていた課題を解決し、例 えば、使用時のみ電源を投入して低消費電力化を図ると 共に、信頼性の高い乱数データを得ることができる乱数 発生回路を提供するものである。

[0004]

【課題を解決するための手段】前記課題を解決するため に、第1の発明は、データ伝送装置等の種々の装置に設 けられる乱数発生回路において、電源の投入によって一 定の周波数で発振する発振手段(例えば、発振回路) と、前記発振手段の出力信号に基づき、該出力信号の半 周期よりも大きなジッタ幅を有するクロック信号を生成 して出力するクロック生成手段(例えば、複数段の分周 回路等で構成)と、前記クロック生成手段の出力信号中 のジッタによって前記発振手段の出力信号をサンプリン グし、論理信号 (例えば、"1"、"0") からなる乱 数データを出力するサンプリング手段(例えば、フリッ プフロップ回路等)とを、備えている。第2の発明は、 乱数発生回路において、電源の投入によって一定の周波 数で発振する第1の発振手段と、前記電源の投入によ り、前記第1の発振手段に対して非整数倍の周波数で発 振する第2の発振手段と、前記第2の発振手段の出力信 号に基づき、前配第1の発振手段の出力信号の半周期よ りも大きなジッタ幅を有するクロック信号を生成して出 力するクロック生成手段と、前記クロック生成手段の出 力信号中のジッタによって前記第1の発振手段の出力信 号をサンプリングし、論理信号からなる乱数データを出 カするサンプリング手段とを、備えている。第3の発明 は、第1又は第2の発明の乱数発生回路と、前記サンプ リング手段の出力データをスクランブルして該スクラン ブルされた乱数データを出力するスクランブル回路と を、備えている。

【0005】第1の発明によれば、以上のように乱数発 生回路を構成したので、電源を投入すると、発振手段が 一定の周波数で発振して眩発振出力信号がクロック生成 手段及びサンプリング手段へ送られる。クロック生成手 段では、発振手段の出力信号を入力し、例えば、ジッタ を含んだクロック信号を生成し、このジッタを増幅して 該出力信号の半周期よりも大きなジッタ幅を有するクロ ック信号を生成し、サンプリング手段へ送る。サンプリ ング手段では、クロック生成手段の出力信号中のジッタ によって発振手段の出力信号をサンプリングし、乱数デ 一タを出力する。第2の発明によれば、雲面を投入する と、第1の発振手段と第2の発振手段とがそれぞれ非同 期に発振し、この第1の発振手段の出力信号がサンプリ ング手段へ送られ、第2の発振手段の出力信号がクロッ ク生成手段へ送られる。クロック生成手段では、第2の 発振手段の出力信号を入力し、第1の発振手段の出力信 号の半周期よりも大きなジッタ幅を有するクロック信号 を生成し、サンプリング手段へ送る。サンプリング手段 では、クロック生成手段の出力信号中のジッタによって 第1の発振手段の出力信号をサンプリングし、乱数デー タを出力する。第3の発明によれば、電源の投入によっ て第1又は第2の発明のサンプリング手段から出力され た出力データが、スクランブル回路へ送られ、該スクラ ンブル回路によって該出力データがスクランブルされ、

乱数データが出力される。 【0006】

【発明の実施の形態】

第1の実施形態 図1は、本発明の第1の実施形態を示す乱数発生回路の 構成図である。この乱数発生回路は、発振手段(例え ば、OSC) 10と、該OSC10の出力側に接続され たクロック生成手段(例えば、複数(n)段の2分周回 路) 20-1~20-nと、該OSC10及び最終段の 2分周回路20-nの出力側に接続されたサンプリング 手段(例えば、D型フリップフロップ回路、以下これを 「D-FF」という) 30とで、構成されている。OS C10は、電源の投入によって一定の周波数で発振して 出力信号S10を出力する回路であり、水晶発振回路等 で構成されている。クロック生成手段を構成するn段の 2分周回路20-1~20-nは、出力信号S10を入 カレ、該出力信号S10の半周期よりも大きなジッタ幅 を有するクロック信号S20を生成してD-FF30へ 与える回路であり、これら各段の2分周回路20-1~ 20-nが同一回路で構成されている。

【0007】例えば、初段の2分周回路20-1は 出 力信号S10を三角波状に積分する抵抗21及びコンデ ンサ22からなるCR積分回路と、該CR積分回路から 出力される精分信号S22を波形整形のために2分周す る2分周カウンタ (例えば、D-FF) 23とで、模成 されている。D-FF23は、データ入力端子D、クロ ック入力端子T、出力信号S23を出力するデーな出力 端子Q、及び反転データ出力端子Q/を有し、該クロッ ク入力端子 T が抵抗21及びコンデンサ22の接続点に 接続され、該データ入力端子Dが反転データ出力端子Q /に接続されている。D-FF23のデータ出力端子Q は、次段の2分周回路20-2内の抵抗に接続されてい る。同様に、他の2分周回路20-3~20-nが縦続 接続され、この最終段の2分周回路20-n内のD-F Fのデータ出力端子がD-FF30に接続されている。 D-FF30は、データ入力端子D、クロック入力端子 T、及びデータ出力端子Qを有し、該データ入力端子D がOSC10の出力側に接続され、 該クロック入力機子 Tが最終段の2分周回路20-n内のD-FFのデータ 出力端子に接続され、データ出力端子Qから"1"、

"O"の出力データ(即ち、乱数データ) DAを出力する回路である。

【0008】図4及び図5は、図1に示す系数発生回路の動作波形図であり、これらの図を参照しつつ、図1の 私教発生回路の動作を説明する。電源を投入すると、O SC10が発展動作を開始し、このOSC10からでの周度数の出力信号310が出力され、D-FF30及び初度の2分周回路20-1で送られる。初度の2分間回路20-1では、入力された出力信号310が、提抗・21及びコンデンサ22からなの6日積分回路によって

三角波状に積分され、該CR積分回路から積分信号S2 2が出力される。CR積分回路は、抵抗21の抵抗値を 大きくすると共にコンデンサ22の容量値を小さくすれ ば、インビーダンスが大きくなって周囲雑音を拾いやす くなる。そのため、出力信号S10を、抵抗21及びコ ンデンサ22で積分して三角波状の積分信号S22にす ることにより、DーFF23のクロック入力端子Tから 見て、変換点に周囲雑音によるジッタを含んだ信号とな る。D-FF23は、ジッタを含んだ積分信号S22 を、波形整形のために2分周する。この結果、D-FF 23のデータ出力端子Qから出力される出力信号S23 も、ジッタを含んだ信号となる。この出力信号S23 は、次段の2分周回路20-2へ送られ、初段の2分周 回路20-1と同様にしてジッタがさらに増大されて出 力され、次段の2分周回路20-3へ送られる。このよ うにして、ジッタが増幅され、最終段の2分周回路20 -nから、出力信号S10の半周期よりジッタ幅が大き いクロック信号S20が出力され、D-FF30のクロ ック入力端子Tへ送られる。

【0009】 D-FF30では、クロック信号S10の ジッタにより、OSC10の出力信号S10をサンプリ ングする。即ち、図5に示すクロック信号S20の立上 がり箇所のジッタの、いずれかの立上がりにより、出力 信号S10がサンプリングされ、D-FF30のデータ 出力端子Qから、出力データDAが出力される。この出 カデータDAでは、例えば、クロック信号S20中のジ ッタのいずれかの立上がりに対応して、データD, とD , の境界が決定されるため、該出力データ D A が乱数デ ータとなる。即ち、D-FF30のデータ入力端子Dに 入力される出力信号S10の"1"と"0"の区間をま たがって、入力されるクロック信号S20のジッタがあ るため、該DーFF30のデータ出力端子Qから出力さ れる出力データDAが、乱数データとなる。D-FF3 Oから出力された乱数データは、図示しないCPU等で 読込まれ、該 C P U等の演算処理によって伝送すべきデ 一夕が暗号化され、この暗号化されたデータが、図示し ない送信部から外部へ出力される.

【0010】以上のように、この第1の実施形態では、 次のような利点がある。

(i) n段の2分周回路20-1~20-nにより、定常的に存在する储音を実践点のジッタとして増幅し、この増端されたジッタにより、D-FF30でOSC1 の田力信号S10をサンプリングし、該D-FF30 のサーウは内場子のから、"0" 又は"""の乱数化された乱数データを出力する情況になっている。そのため、電路投入後の一定時間後に、例えば、暗号化のためにCPV等で記数データを挽込ようにしても、ことでり以等で記数データを挽込ようにしても、電源投入側に新しい乱数データが得られる。従って、装置の投入側に新しい乱数データが得られる。従って、装置の投入側に新しい乱数データが得られる。従って、装置の投入側に新しい乱数データが得られる。従って、装置の 装置の電池駆動時において電池寿命を長くすることができ、低消費雷力化が可能となる。

(ii) 抵抗21及びコンデンサ22からなるCR積分 回路を用いて、ジッタを有する三角波状の最分優号S2 2を生成し、これをDーFF23で波形整形してクロッ ク信号を生成しているので、ジッタを含んだクロック信 号を簡単かつ的確に生成できる。

【0011】第2の実施形態

図6は、本発明の第2の実施形態を示す乱数発生回路の 構成図であり、第1の実施形態を示す図1中の要素と共 通の要素には共通の符号が付されている。この乱数条生 回路では、図1の1つのOSC10に代えて、非同期に 動作する2つの第1の発振手段(例えば、OSC)10 1及び第2の発振手段(例えば、OSC) 10-2を 設け、この第1のOSC10-1から出力される出力信 号S10-1をD-FF30のデータ入力端子Dへ与 え、第2のOSC10-2の出力信号S10-2を初段 の2分周回路20-1内の抵抗21へ与え、出力データ DAである乱数データを取出すD-FF30の入力デー タと入力クロックとを非同期にする構成になっている。 第2のOSC10-2は、第1のOSC10-1に対し て非整数倍の周波数で発振し、また、この発振周波数の 安定度が低く、ジッタも大きい低精度の回路構成にする ことが望ましい。このようなOSC10-2を用いる理 由は、発振周波数の安定度が低いためにジッタが発生し やすく、この結果、D-FF30で取出された乱数デー タの信頼度が向上するからである。

【0012】この第2の実施形態の乱数発生回路では、 電源が投入されると、第1, 第2のOSC10-1, 1 0-2が非同期で発振動作し、該第1のOSC10-1 の出力信号S10-1が、D-FF30のデータ入力端 子Dへ送られ、さらに、該第2のOSC10-2の出力 信号S10-2が、初段の2分周回路20-1へ送られ る。初段の2分周回路20-1では、OSC10-2自 身のジッタを含んだ出力信号S10-2を増幅する形 で、クロック信号からなる出力信号S23を後段の2分 周回路20-2~20-nへ順次送る。そのため、出力 信号S10-2に含まれたジッタが脳次増大していき。 出力信号S10-1の半周期よりも大きなジッタ幅を有 するクロック信号S20が、最終段の2分周回路20nから出力され、DーFF30のクロック入力端子Tへ 送られる。DーFF30では、クロック信号S20に基 づき、OSC10-1の出力信号S10-1を非同期で サンプリングし、出力データDAつまり乱数データを出 カする。

【0013】この第2の実施形態では、第1の実施形態 の利点を有する他に、さらに次のような利点も有する。 (iii) 第1の実施形態では、OSC10という発振派 が1つであるため、D-FF30へのデータ入力とクロ ック入力が何期している。そのため、ジッタの分布によ っては "0" や "1" の過極が発生し、得られた風教データとしては信頼性が低くなる場合がある。そこで、こ の第 2 の実施形態では、発掘源をOSC10-1と10-2の2つに分け、D-FF30へのデータ入力とクロック入力とを非関し、クロック信号20に合まれるジッタも、低積度のOSC10-2を用いることによって版ジッタを増大している。従って、第1の実施形態に比べ、乱数データがより確実に得られる。

【0014】第3の実施形態

図7は、未発明の第3の実施形態を示す乱放発を回路の 構成図である。この乱教発生回路では、第1又は第2の 実施形態に対してきらに乱秘とを確実にするために、第 1の実施形態又は第2の実施形態の乱免発生回路40の 加力側に、きらにスクランプル回路を10を接続を10 にスクランプル回路を10を表現を10 のDーFF30から出力された出力デークD4をさらに ランダム化して乱数データDATを出力する機能を有 し、例えば、生成多項式が1+X*+X*の回路で構成 されている。

【0015】スクランブル回路50は、例えば、生成多 項式が1+X-6+X-7の場合、2つの排他的論理和ゲー ト(以下、「Ex-OR」という) 51, 53、及び1 つのシフトレジスタ52で構成されている。Ex-OR 51の2つの入力端子のうち、一方の入力端子が、利数 発生回路40内のD-FF30のデータ出力端子Qに接 続され、他方の入力端子が、他のEx-OR53の出力 端子に接続されている。E×-OR51の出力端子は、 乱数データDATを出力する端子であり、シフトレジス タ52のデータ入力端子Dに接続されている。シフトレ ジスタ52のクロック入力端子Tには、乱数発生回路4 Oから出力されたクロック信号S2Oが入力され、該シ フトレジスタ52の2つのデータ出力端子Q6、Q7 が、Ex-OR53の2つの入力端子に接続されてい る。この第3の実施形態の乱数発生回路では、電源投入 によって乱数発生回路40から出力データDA及びクロ ック信号S2Oが出力され、該出力データDAがスクラ ンブル回路50へ送られる。スクランブル回路50内の Ex-OR51は、2入力信号が不一致のときに出力信 号が"1"、該2入力信号が一致するときには出力信号 が"0"となり、これらの出力信号がシフトレジスタ5 2のデータ入力端子 Dへ送られる。シフトレジスタ52 では、クロック入力端子Tに入力されるクロック信号S 20に応答して、Ex-OR51の出力信号を順次取込 んでシフトしていき、2つのデータ出力端子Q6、Q7 から出力する。この2つのデータ出力端子Q6、Q7の 出力信号は、Ex-OR53に入力され、該Ex-OR 53の出力信号がEx-OR51の入力端子にフィード バックされる。これにより、Ex-OR51の出力端子 から、生成多項式 1 + X ⁻¹ + X ⁻⁷ で表わされるスクラン ブル回路50によりランダム化された乱数データDAT

が出力される。

【0016】この第3の実施形態では、第1及び第2の 実施形態の利点を有する他に、さらに次のような利点も 有する。

(iv) 第2の実施形態のように、2つののSC10一 1、10つ2を受けたとしても、これらの発振周波数の 変動によって該SSC10一1と10一2が互いに整数 倍の開放数比になってしまう場合があり得る。このよう な場合でも、「0°又は"1"の連続発生を、付加した スクランブル回路®50によってランダム化しているの で、3数データロA Tを第2の実施が思よりより確実 に得られる。なお、本発明に上記実施形態に関連され ず、軽々の実形が可能である。この管形側としては、例 えば欠めようなものがある。

【0017】(a) 図 12 以(図6の名と分周回数20 1~20 n ik、 据抗21 及びコンデンサ22 からな るの下積分回路と、D ードF23 からななる2分周カウン タとで構成しているが、こののに特分関係を他のの別かて 対機成したり、あるいは2分回回路を他のフリップフロップ回路等で構成してもよい、さらに、R (双の2分回回路 20 - 1~20 n - で構成されるクロック生成手段は、 ジッタを含んだクロック信号を主成し、このジッタを増 帽する回路であるから、このような機能を実行でさる他 他のフリップフロップ回路等のサンプリング手段で構成 してもよい。

- (b) 図7のスクランブル回路50は、生成多項式が 1+X**+X*の回路7構成したが、これらの段数を増 やすことによって他の生成多項状の回路構成にすること により、スクランブルの構度をより向上できる。また、 これらのスクランブル回路50は、図示以外の回路で構 成してもよい。
- (c) 上記実施形態では、伝送データの暗号化のため の乱数発生国路について説明したが、これらの乱数発生 国路は暗号化以外の他の種々の用途に用いることができ る。

[0018]

【発卵の効果】以上詳細に説明したように、第1、第4 & V3第 8 の発明によれば、クロック生成手段によって定 常的に存在する着着をジッタとして増殖し、この増保さ れたジッタを有するクロック信号をサンプリング手段によって まり、18サンプリング手段によって整無手段の出力信号 をサンプリングリ、乱数データを取出すようにしている ので、例えば、電源及人気の一定時間をは、結乱をデータ を開号に等のために読込むようにしても、この読込みタ イミングによる規則性が発生することなく、電源投入毎 に新しい私数データが得られる、後つて、協変の未使用 時には電源を断にすることができるようになり、例え ば、養質の電池駆動時において電池寿命を長くすることが でき、低再算を死れか可能となる、第2、第4名とが 5の発明によれば、精度の異なる2つの第1及り第2の 発展手段を設け、サンプリング手段へのデータ入力とク ロック入力とき更同期の構成にしたので、第1の発明 比べて乱数データをより確実に得られる。第3の発明に よれば、第1又は第2の時明の記数発生回路の出力側に スクランプル回路を設けたので、第1又は第2の発明で 得られた乱数データをさらにランダム化することによ り、第2の発明に比べて乱数データをより確実に得られる。

【図面の簡単な説明】

【図1】本発明の第1の実施形態を示す乱数発生回路の 構成図である。

【図2】従来の乱数発生回路の構成図である。 【図3】図2の暗号化処理を示す図である。 【図4】図1の動作波形図である。

【図5】図1の動作波形図である。

【図6】本発明の第2の実施形態を示す乱数発生回路の 構成図である。

【図7】本発明の第3の実施形態を示す乱数発生回路で


ある。 【符号の説明】

50

10.10-1.10-2 OSC (発振回路) 20-1~20-n 2分周回路 担抗 21 コンデンサ 23.30 D-F 40 私教生国路

スクランブル回路

【図1】



【図2】



(図3) <u>山カデータ DA</u> <u>DABAAA</u> COU ORASA 図 2 の相号化処理

